1. FGPAの利点
2. 今までの問題点
3. 解決策
4. FPGAの評価、検証ソリューション
5. デモ
6. 関連製品
7. 関連リンク

既に多くのエンジニアが使用しているように、短期間で開発ができ、かつ何度も修正が可能なFPGAは、試作・開発の際や、小規模高付加価値量産製品などに最適です。

特に最近のハイエンド製品は、Gbpsを超える汎用インターフェースを持ち、PCI ExpressやSATA、XAUIなどのインターフェースを簡単に実現可能です。本ページでは、IOを含めてFPGAをより短期間で評価、検証する方法をご紹介します。

▲TOP

上記のメリットを提供できるFPGAは、短期間での開発が要求される現在では、開発に必須の部品です。ただし、高機能、マルチクロック対応といった最先端の技術を使おうとする時、すんなりと欲しい機能を実現出来るものではありません。特にFPGA内のリソースを限界近くまで使用されようとするケースでは研著です。それゆえに本来の仕事ではない、FPGAのデバッグ自体に時間を取られるケースが増えてきています。

そのため、実機をおこした際、多くのお客様は評価・デバッグ用に8ピンから40ピン程度を使用して、内部信号をモニタできるようにされています。しかし、この方法では大きな制限が生じます。

1つ目は、モニタしたいポイントが、ピン数より多い場合です。この場合ですと、モニタしたいポイントを切り替えるためにインプリテーションや、場合によってはコード作成まで立ち戻る必要があります。

2つ目は、200MHzを超える内部動作周波数や、マルチクロックで内部機能が動くような、厳しいタイミングで動作している場合です。このような場合には、各種制約をかけてシミュレーションをしていきますが、半日以上など非常に長い時間を必要とします。

大規模ゲート数での開発をされている場合、上記2つが絡み合うケースが多く、シミュレーションに時間がかかる上、インプリメンテーションを多くやり直さないとデバッグが進みません。

▲TOP

FPGAダイナミック・プローブは、このピンリソースの問題点を解決すると同時に、デバグに当てる時間自体を大幅に削減するためのソリューションです。

このFPGAダイナミック・プローブでキーになる技術は、アジレント・トレースコア（ATC2）/Logic Analyzer Interface(LAI)です。これは設定可能なマルチプレクサです。

ATC2コアに関してはXilinx社と共同開発されたもので、面積自体が非常に小さく、FPGA内のリソースをほとんど使用しません。1ピンあたり最大64ポイントで、128ピンまでの外部接続が可能です。このATC2コアを通した信号は、外部ロジック・アナライザで測定するので、FPGA内のブロックRAMなどのリソースを消費することもありません。

また、ロジック・アナライザへの接続は、特別なことは必要なく、従来通りのコネクタ、フライングリードでの接続が可能です。事前にモニタしておきたい場所をあらかじめATC2に接続してしまえば、信号を切り替えたいときは、JTAG経由で数秒で新たなポイント群をモニタできます。

これらの技術により、従来では実現できなかった「FPGA内の動作をすばやく確実にモニタする」ことが実現できます。

現在、インプリテーションやタイミングシミュレーションをやり直している数だけ期間短縮が可能です。これにより、100万を超える大規模ゲート数でのデザインや、マルチクロック動作を採用している場合のデザイン時に、チップ内部/外部とのタイミング情報や、プログラムの動作確認のための時間が大幅に削減されます。

本来ロジック・アナライザが持っている、システム全体の時間相関をモニタできるシステム検証の機能に加え、ユーザーが任意で変更できるFPGA内の動作、モニタも可能になったこの検証方法は、デバッグの時間短縮に大きな効果を発揮します。

また、高速I/Oが期待通り動作しているかどうか確認するための機能検証ツールとしてもロジック・アナライザを活用いただけます。PCI ExpressやSATA  I/IIなど多様な汎用バスのステート解析用に、ロジック・アナライザをベースとした解析プローブを用いれば、外部I/Oのステートに対応したFPGA内部の動作など多様な解析が可能になり、不具合の検出・対応方法に、いままでにない利点をもたらします。

▲TOP

FPGAダイナミック・プローブは以下の製品から構成されています。

▲TOP